标题：基于FPGA的双重环形TDC延迟链技术研究
作者：王俊鹏1；彭剑2；刘树林1
作者单位：1 上海大学机电工程与自动化学院，上海，200444；2 上海瑞烁信息科技有限公司，上海 201114
关键字：TDC；双重延迟链；循环测量；自定义参数
摘要：时间数字转换器（TDC）也称时数转换技术，是一种测量精密时间间隔的技术手段，一般为ns甚至ps级。针对于TDC研发带来的高精度与宽范围、低功耗与小死区等复杂要求，提出了一种双重环形延迟链的TDC架构，基于传统环形TDC结构，在不舍弃误差补偿区间的前提下实现单链循环测量。在经过上板测试得出，随机测量情况下TDC的平均测量分辨率为24.83 ps，延迟链积分非线性为2.28，测量精度为22.94 ps。同时在实际测量过程中，该方案可根据不同的应用场景自定义延迟链长度、校准间隔、单词校准次数等参数，其结构具有超高灵活性。