标题：一种应用于时钟接收电路前端的精确CTLE模型
作者：陶书博 张明 尹幸
作者单位：四川信息职业技术学院电子与物联网学院，四川 广元 628200
关键字：连续时间线性均衡；峰值模型；噪声模型；时钟接收链路
摘要：通过对连续时间线性均衡（CTLE）电路呈带通特性的传递函数进行理论分析，提出了一种更为准确的峰值和噪声解析模型。通过计算信号幅度的极值来获得峰值模型。所提出的模型与实际的电路工程仿真结果相吻合。同时，对CTLE噪声性能与负载电阻（RL）和电容（CL）之间的关系进行了建模和分析。运用数学建模验证以及搭建实际电路仿真，结果均符合提出的理论分析。基于28 nm CMOS工艺对电路进行设计，仿真结果显示CTLE电路的峰值频率为10.18 GHz，峰值增益为10.02 dB，增益提升为34.26 dB。CTLE电路用于频率为10 GHz的时钟接收链路（CLKRX）前端，输出时钟信号抖动为50.2 fs。