标题：基于System Verilog的随机测试用例设计
作者：张妙琳 刘磊 张军齐
作者单位：中国航空工业集团公司雷华电子技术研究所，江苏 无锡 214063
关键字：QuestaSim；随机测试；System Verilog
摘要：对RTL级代码进行功能验证的常用方法是仿真，即使用EDA工具模拟待测设计的实际工作情况，验证待测设计的正确性。对于功能不复杂的待测设计，提出了一种基于System Verilog语言的随机测试用例设计方法，可以提高测试的完整性且具有良好的重用性。