标题：基于VerilogA模型的PLL环路带宽设计方法
作者：吴浩1；季渊1，2；郑志杰1 张引1；穆廷洲2
作者单位：1 上海大学微电子研究与开发中心，上海 200072；2上海大学机电工程与自动化学院，上海 200072
关键字：VerilogA；锁相环；环路带宽；相位噪声
摘要：先根据系统要求，结合Matlab计算出LPF的RC参数。采用verilogA建模，对锁相环模型输出端波形做功率谱密度分析并计算相位噪声。用噪声和抖动语句为VerilogA模型各模块添加与实际电路一致的相位噪声，用模型代替实际锁相环电路，通过调节预设环路带宽，得到最小的VCO输出端相位噪声并得到最佳的环路带宽。使用的实际电路采用SMIC11MMRF＿1233工艺，电路级锁相环已成功流片，实验结果表明VerilogA模型相比于电路级锁相环极大的缩短了仿真时间。